Skip to content

nanya_dram.md

Latest commit

 

History

History
88 lines (73 loc) · 14.2 KB

nanya_dram.md

File metadata and controls

88 lines (73 loc) · 14.2 KB
Raw

Nanya DRAM PN 规则

采集日期：2026-05-18；更新日期：2026-07-12

本页记录 Nanya 独立 DRAM 颗粒的 PN 结构。Nanya 规则按系列、组织结构、堆叠、封装、后缀编码段解析，不维护完整 PN 枚举。

外部资料

iTXTech fdnext DecodePack 范围

  • 规则文件：packages/core/src/decodepack/rules/packs/nanya-dram-token.json
  • 规则 ID：vendor.nanya.dram.standard.component.v1、vendor.nanya.dram.low_power.component.v1
  • 当前覆盖：
    • 标准 DRAM：NT5DS/NT5TU/NT5CB/NT5CC/NT5AD/NT5FF，覆盖 DDR、DDR2、DDR3/DDR3L、DDR4、DDR5。
    • 低功耗 DRAM：NT6TL/NT6CL/NT6AN/NT6AP/NT6AT/NT6BR，覆盖 LPDDR2、LPDDR3、LPDDR4、LPDDR4X、LPDDR5/5X。
    • Nanya 官方产品线没有公开 GDDR 类别，图形存储 DRAM 维持未覆盖。

PN 结构

NT + family + depth + stack-code + width + package + -speed + optional grade

示例：

NT5AD1024M8C3-HR
NT6AP512T32AV-J1
NT6CL128T64DR-H1
NT6AN1024F32AV-J2

输出约定

  • depth x width 直接推导 fields.density，例如 1024M8 输出 8192 Mbit。
  • M/T/F 堆叠编码默认分别输出 dram_die_count=1, cs_count=1、dram_die_count=2, cs_count=1、dram_die_count=4, cs_count=2；LPDDR3 / LPDDR4 等低功耗系列根据订购编码表额外覆盖 CS / 通道语义。
  • M/T/F 之外的未知堆叠编码段不使用共享 DRAM 默认值；规则保留仍可确定的系列等字段，但省略 dram_die_count / cs_count。
  • 后缀不存在时不输出 dram_speed / operation_temperature；后缀存在但等级编码段不存在时只输出速度。
  • 标准 DDR 速度编码段以 family + speed 做组合键，避免 DDR2 AC/BE 与 DDR3 AC/BE 冲突；DDR3/DDR3L AC..FL 输出 PDF 中给出的 CL-tRCD-tRP 时序。
  • DDR3(L) 后缀等级 B 输出 special_option = Reduced Standby；T 输出 准工业级，A/H 分别输出车规等级 3 / 等级 2。
  • DDR3(L) 封装输出使用截图确认的实际封装类型：GN/GP 与 IN/IP 为 VFBGA，JQ/JR、FN/FP、EQ/ER、CN/CP 为 TFBGA。
  • DDR4 5AD 输出完整 dram_voltage = 1.2V VDD / 1.2V VDDQ / 2.5V VPP；C/E 器件版本输出为 die_revision = C-die (3rd version) / E-die (5th version)；HR/JR 输出完整 DDR4-2666 19-19-19 / DDR4-3200 22-22-22。
  • DDR4 封装编码 3/4 输出 TFBGA 语义；C/E 截图确认了具体尺寸时输出 7.50x12.00mm、7.50x10.50mm 或 7.50x13.00mm 与 0.80mm pitch。5AD 还输出 solder_type = Lead-free RoHS compliant and Halogen-free；C/E 容量寻址表确认 x4/x8 为 16 存储体、x16 为 8 存储体。
  • 低功耗速度编码段以 family + speed 做组合键，避免 LPDDR4 与 LPDDR4X 共用 J1 时混淆。
  • LPDDR3 NT6CL 输出 interface_type = HSUL_12、bank_count = 8、solder_type = Lead-free RoHS compliant and Halogen-free；A/B/D 器件版本以 die_revision 表达为 1st version / 2nd version / 4th version。
  • LPDDR3 M/T/F 分别输出 dram_die_count=1, cs_count=1、dram_die_count=2, cs_count=2、dram_die_count=4, cs_count=2；x64 2-通道 PoP 组合额外输出 channel_count = 2。
  • LPDDR3 H0/H1/H2 输出保留 Mbps 单位的 dram_speed、read_latency 与原始等级 speed_grade（H0/H1/H2）；B 版本订购编码截图中的商业级等级温度为 -25C~85C，A/D 版本截图为 -30C~105C。
  • LPDDR3 封装输出使用截图确认的实际封装：178 球 FBGA 10.50x11.50mm（SDP/DDP 0.83mm、QDP 1.05mm 高度，0.65/0.80mm 混合间距）、168 球 PoP BGA 12.00x12.00mm 0.50mm 间距、216 球 2-CH PoP-BGA / PoP-FBGA 12.00x12.00x0.83mm 0.40mm 间距。
  • LPDDR4 NT6AN 输出 interface_type = LVSTL、bank_count = 8、solder_type = Lead-free RoHS compliant and Halogen-free；A 器件版本输出为 die_revision = 1st version，x16 / x32 分别输出 channel_count = 1 / 2。J1/J2 输出 dram_speed、read_latency 和保留原始等级及 ns 周期的 speed_grade；J3 仅对 128M16 / 128T32 已确认组合输出 LPDDR4-3200。
  • LPDDR4 AV 封装按配置输出截图确认的实际厚度：128M16 / 128T32 / 256M16 / 256T32 为 200 球 FBGA 10.00x15.00x0.83mm，512M16 / 512T32 为 10.00x15.00x1.00mm，1024F32 为 10.00x15.00x1.20mm，均为 0.65/0.80mm 混合间距。
  • 标准 DDR 的 T/F 堆叠-编码维持结构化解析；官方当前 DDR3 芯片表现已确认 NT5CB512T16EH-FL 的 T 双 die 完整 PN，并加入搜索资源与测试用例。F 仍只保留结构化支持，等待公开精确订购 PN。
  • LPDDR2 / LPDDR3 / LPDDR4X 新补的封装编码段只输出官方产品表明确给出的球数与 PoP 类型；没有尺寸依据时不补猜尺寸。6AT:I/H 分别按官方表输出工业级 / 车规 -40C~105C，不再因等级编码段未登记而丢失温区。
  • 标准 DDR5 新封装示例仍走算术配置：NT5FF2048M8EK-WEU 输出 16Gb / x8、EK 78 球 BGA、WE DDR5-8000、U 工业级 (-40C~105C)；NT5FF2048M8DK-UB 输出 DK 78 球 BGA 与 DDR5-7200。
  • 低功耗 PN 中 NT6AP256F64BN-J1 这类 PoP 组合输出 BN 376 球 PoP，并按 F64 输出 dram_die_count=4, cs_count=2。

历史资料补全记录

以下为当时的采集/实施记录；具体编码段定义以本页对应章节为准。

  • 2026-05-18 根据 Nanya DDR4 8Gb C-Die / 4Gb E-Die 订购编码截图补齐 NT5AD DDR4 的 C/E die 修订版、VDD/VDDQ/VPP、电压与速度时序、TFBGA 封装尺寸、存储体数量、温度等级，并把订购编码表中的 C/E 完整 PN 加入 dram-pn.json。
  • 2026-05-18 根据 Nanya LPDDR3 4Gb / 8Gb / 16Gb / 32Gb 订购编码截图补齐 NT6CL 的 A/B/D 器件版本、M/P/Q/R 封装、H0/H1/H2 速度 + RL、DDP/QDP CS、x64 2-通道组合，并把订购编码表中的完整 PN 加入 dram-pn.json。
  • 2026-05-18 根据 Nanya LPDDR4 2Gb / 4Gb、4Gb / 8Gb、8Gb / 16Gb / 32Gb 订购编码截图补齐 NT6AN 的 LVSTL、A 版本、M/T/F die、x16/x32 通道、200 球 FBGA 厚度差异、J1/J2/J3 速度 + RL，并把订购编码表中的完整 PN 加入 dram-pn.json。
  • 2026-07-11 根据 Nanya 官方 Standard/Low Power Part Numbering Guide 补齐 DDR4-2933、DDR5-4800 与扩展温区编码段。
  • 2026-07-11 品牌×产品线审计补入 LPDDR5/5X 完整 PN。
  • 早期世代审查中，官方产品线未列 GDDR；不把它列作已知产品线的待补编码段。