Feature/vpto cpp bridge generalization

[kuri780]

概述

把此前 TPipe 专用、配置硬编码的 C++ 接口桥接 PoC，泛化为编译器内置的通用通道：
VPTO 无法用 LLVM IR 表达的 PTO-ISA C++ 模板接口（TPush/TPop/TFree、TMATMUL），
现在由 IR 属性驱动参数收集、YAML 白名单驱动路由、编译器自动生成 wrapper 源码并
编译为 device bitcode 合入 fatobj——ptoas --pto-backend=vpto 零环境变量开箱即用。

设计要点

三层分离（约束：通用混编 pass 不感知任何家族语义）：

1. 家族专用 pass（PTOLowerPipeFamilyOps / PTOLowerMatmulFamilyOps）：
   理解 op 语义，产出 pto.bridge_call（callee + ABI 值），家族语义（如 TPOP
   地址重绑定）经 SSA result 在本层完成；
2. 通用混编 pass（VPTOBridgeLowering，全文无家族字样）：按白名单 abi
   字段校验并机械降级为 func.call + 外部声明；白名单命中但未转换的 op 报
   明确诊断，不静默回退；
3. wrapper 生成与合入（VPTOBridgeWrapperGen + ObjectEmission）：
   家族 pass 收集的 spec 经模块级确定性合并，按白名单 tmpl_map 行驱动渲染
   wrapper 源码（typedef + __DAV_CUBE__/__DAV_VEC__ 守卫入口），cube/vec
   两路编译 bitcode 注入各自 fatobj。

白名单三级解析链：pass option → PTOAS_VPTO_BRIDGE_WHITELIST env → 内置默认。
模板 token 构建（VPTOBridgeTokens）参照 EmitC 规则独立实现，EmitC 侧零改动，
由 vpto_bridge_emitc_token_parity.pto 双路径比对防漂移。

能力范围

• pipe 家族：slot_size/slot_num/flag_base/nosplit 任意组合、C2V/V2C、
  f16、任意 tile 形状（含 NoneBox）、split≠1、循环内消费；
• matmul 家族：base / acc / bias / mx / mx.acc / mx.bias 共 6 个入口，
  accPhase 模板实参、float8/float4 标量 token。

测试

• lit 全量：桥接专项 20 用例+ 8 fixture，覆盖降级正向、wrapper 源 FileCheck、配置矩阵、12 条诊断路径；
• 模拟器端到端（DEVICE=SIM，内置默认白名单，零 env 注入）：
  fifo-tile-data-consume、cube-matmul-bridge 均 compare passed。

Reviewer 指引

• 建议从 VPTOBridgeLowering.cpp（358 行，家族无关的机械降级）入手，再看
  两个家族 pass 的差异——MATMUL 接入时通用 pass 与 ObjectEmission 零改动，
  这是分层假设的核心证据；
• 并发点：家族 pass 是 func 级 nested pass，spec 只写函数属性，模块级合并
  单线程进行（mergeFuncSpecsIntoModule），冲突报诊断；
• 两处共享管线改动请留意：VPTOSplitCVModule 新增函数级 kernel_kind 拆分
  （split 后函数携带 pto.kernel_kind 属性，下游 __DAV_CUBE__/__DAV_VEC__
  守卫依赖）；FoldTileBufIntrinsics 保护被 TPOP 重绑定的 declare_tile。